LED AND LED-ASSEMBLING METHOD

Patent number:

JP11274568

Publication date:

1999-10-08

Inventor:

STEVEN D LESTER

Applicant:

HEWLETT PACKARD CO

Classification:

- european:

H01L33/00


Application number: Priority number(s): JP19990024950 19990202

US19980026465 19980219

Also published as:
US6091085 (A

Abstract not available for JP11274568 Abstract of corresponding document: US6091085

An LED having a higher light coupling efficiency than prior art devices, particularly those based on GaN. An LED according to the present invention includes a substrate having a top surface, a first layer of a semiconducting material deposited on the top surface of the substrate, a light generation region deposited on the first layer, and a second layer of semiconducting material deposited on the first layer. Electrical contacts are connected to the first and second layers. In one embodiment, the top surface of the substrate includes protrusions and/or depressions for scattering light generated by the light generation region. In a second embodiment, the surface of the second layer that is not in contact with the first layer includes a plurality of protrusions having facets positioned such that at least a portion of the light generated by light generation layer strikes the facets and exits the surface of the second layer. In a third embodiment, the second layer includes a plurality of channels extending from the surface of the second layer that is not in contact with the light generation layer. The channels are filled with a material having an index of refraction less that that of the semiconducting material.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-274568

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl.8

識別記号

FΙ

H01L 33/00

E

С

H01L 33/00

審査請求 未請求 請求項の数1 OL (全 7 頁)

(21)出顯番号

特顯平11-24950

(22)出顧日

平成11年(1999) 2月2日

(31)優先権主張番号 026,465

(32)優先日

1998年2月19日

(33)優先權主張国

米国(US)

(71) 出願人 398038580

ヒューレット・パッカード・カンパニー HEWLETT-PACKARD COM

アメリカ合衆国カリフォルニア州パロアル

ト ハノーパー・ストリート 3000

(72)発明者 スティープン・ディー・レスター

アメリカ合衆国カリフォルニア州 パロ・

アルト マタデロ・アベニュー829


(74)代理人 弁理士 上野 英夫

(54) 【発明の名称】 LEDおよびLEDの組立方法

(57)【要約】

【課題】LEDの発生光の外部への結合効率を効率的に 改善する。

【解決手段】基板112上に堆積した半導体材料の第1 の層13と共にp-nダイオードを形成する前記半導体 材料の第2の層14と、第1と第2の層の間にあって、 光を発生する発光領域18と、第2の層に堆積した第1 の電極15と、第1の層に電気的に接続された第2の電 極16が含まれている。基板112の上部表面に、光を 散乱または回折するための突出部118及び/または陥 凹部119が設けられる。第2の層の上部表面の粗面化 も用いることができる。



1

【特許請求の範囲】

【請求項1】上部表面を備えた基板と、

前記基板上に堆積した半導体材料の第1の層と、

第1の層と共に p ー n ダイオードを形成する前記半導体 材料の第2の層と、

前記第1と第2の層の間にあって、前記第1と第2の層の両端間に電位が印加されると、光を発生する発光領域と、

前記第2の層に堆積した導電層からなる第1の接点と、 前記第1の層に電気的に接続された第2の接点が含まれ 10 ており、

前記基板の前記上部表面に、光を散乱または回折するための突出部及び/または陥凹部が含まれていることを特徴とする、

LED.

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、発光ダイオード (LED) に関するものであり、とりわけ、改良された GaNベースのLEDに関するものである。

[0002]

【従来の技術】LEDは、一般に、基板上にp-nダイオードを成長させて組立られる。ダイオードは、基板上にnドーブ材料層を成長させ、nドーブ層上に発光領域を成長させ、さらに、nドーブ材料層の上にpドーブ材料層を成長させることによって組立られる。次に、pドーブ層の上部表面に電極が堆積させられ、nドーブ層に接点が形成される。光は、基板か、あるいは、pドーブ材料層の上部における電極を介して取り出される。光が上部電極を介して放出される場合、電極は、インジウム・スズ酸化物または薄い金のような透明な材料から組立られる。

【0003】LEDの効率は、2つの効率、すなわち、電極に加えられる電力が光に変換される効率と、光がLEDから外部に結合される効率の積である。サファイア基板上に組立られたGaNベースのLEDの場合、ダイオードに生じる光の大部分は、結合効率が劣るために失われる。GaNは、屈折率が空気またはエポキシ・カプセル材料よりもはるかに大きい。従って、小さい頂角の光円錐角内でダイオード表面に入射する光しか、表面から出られない。残りの光の大部分は、反射によってGaN層に戻され、サファイア基板表面とGaN上部表面によって囲まれた導波路内に捕捉される。との捕捉された光の多くは、最終的にデバイス内で吸収される。従って、GaNダイオードの効率は、理想からほど遠い。

【0004】LEDの抽出効率を向上させるために提案された方法の1つでは、LEDに発生した光が、臨界角以上で表面に当たり、これによって、上述の内反射の問題が阻止されるように、LEDをマクロ的に整形する必要がある。これらのLEDにおいて、チップは、半球ま 50

たは角錐台となるように整形される。こうしたチップの 整形は、極めて厄介であり、かなり高くつく。

【0005】GaAsベースのLEDの抽出効率を改善 するための第2の先行技術よる方法では、エッチングで 表面の平面性を破壊する。LEDの上部表面または側部 表面を粗面とし、これによって、表面に当たる光の出射 を可能にする多様な非平面ファセットが得られるように する。例えば、LEDの表面に粒子を堆積させ、次に、 粒子を利用して、ランダム・エッチング・マスクを形成 することによって、不規則なエッチング・パターンを生 成することが可能である。結果得られるパターンには、 少なくとも2つの問題がある。第1に、このバターンで は、上部電極にアイランドが残る可能性がある。これら のアイランドは、電極に対する電力接続がなされる上部 電極接点には接続されない。従って、これらのアイラン ドの下部のLED部分は、光を発生しない。結果とし て、LEDの有効面積、従って、発生する光全体が減少 する。

【0006】第2に、GaNベースのLEDの場合、発 20 光領域を含むp-n接合が、上部表面に極めて近接している。従って、エッチングによって、接合のかなりの部分が破壊される場合が多い。破壊された部分は、発光しない。このため、有効発光領域がさらに減少する。

[0007]

【発明が解決しようとする課題】本発明の目的は、一般 に、改善されたLEDを提供することにある。

【0008】本発明のもう1つの目的は、結合効率の改善されたLEDを提供することにある。

【0009】本発明の以上の及びその他の目的については、当該技術者には、本発明の下記の詳細な説明及び添付の図面から明らかになるであろう。

[0010]

【課題を解決するための手段】本発明は、先行技術によ るデバイス、とりわけ、GaNベースのデバイスに比べ て光結合効率の高いLEDである。本発明によるLED には、上部表面を備えた基板と、基板の上部表面上に堆 積した半導体材料の第1の層と、発光層と、発光層上に 堆積した半導体材料の第2の層が含まれている。電気接 点が、第1と第2の層に接続されている。第1と第2の 層は、p-nダイオードを形成している。本発明の実施 例の1つでは、基板の上部表面には、発光領域で発生し た光を散乱させる突出部/陥凹部が含まれている。本発 明の第2の実施例では、第1の層に接触していない第2 の層の表面には、発光領域によって生じた光の一部が当 たって、LEDから出射するように配置されたファセッ トを備える、複数の突出部が含まれている。サファイア を介して光が取り出される場合、突出部は、光を散乱さ せて、サファイアに戻す働きをする。本発明の第3の実 施例の場合、第2の層には、発光領域に接触していない 第2の層の表面から延びる複数のチャネルまたは陥凹部

30

が含まれている。チャネルまたは陥凹部には、半導体材料よりも屈折率の低い材料が充填される。陥凹部は、第2の層の成長条件を変更することによって形成することが可能である。

[0011]

【発明の実施の形態】本発明がその利点を実現する方法 は、GaNベースLEDの略断面図である図1を参照す ることによってより容易に理解することができるであろ う。LED10は、サファイア基板12に2つのGaN 層を成長させることによって、基板上に組立られる。第 1の層13は、n形になるようにドープされ、第2の層 14は、p形になるようにドープされる。発光領域18 は、これら2つの層の間に挟まれている。一般に、発光 領域は、正孔及び電子が再結合して、光を発生する発光 層と、この層のそれぞれの側に位置するクラッド層を含 むいくつかの層から構成される。光は、p-nダイオー ド層から注入される正孔と電子の再結合によって発光層 内で発生する。これらの層の詳細については、当該技術 者にとって周知のところであり、これらの細部は、本発 明がその利点を獲得する方法とは無関係であるため、図 では、これらの層は単一ラインとして示されている。以 下の説明を単純化するため、発光領域は、 p - n 接合領 域と称することにする。

【0012】透明電極15が、pタイブ層の表面に配置されている。第2の電極16は、層13までエッチ・バックされたGaN層の一部に堆積させられて、n接点を形成する。

【0013】上述のように、発光領域において生じた光の大部分は、GaNの屈折率が高いためにGaN層内に捕捉される。屈折率が高いので、臨界角が小さくなる。臨界角よりも大きい角度で表面に当たる光は、GaN表面によって全反射される。この光は、17で示すように、電極15とサファイア/GaN層の表面の間で跳ね返って行ったり来たりする。この光の大部分は、最終的に吸収され、従って、有用な出力が得られない。

【0014】本発明によれば、上述の導波路を杜絶させることによってGaNベースのLEDの結合効率が改善される。サファイア/GaN層間の界面の表面及び/またはGaN層の表面を変更することによって、導波路を杜絶させることができる。

【0015】本発明では、導波路効果を杜絶する4つの方法が、個別にあるいは組み合わせて、利用される。第1の方法では、サファイア/GaN界面に粗面仕上げを施すことが必要になる。この方法は、GaNのエピタキシャル成長またはp-nダイオードの発光効率の妨げにならないように、GaNエピタキシャル成長の前に、相面仕上げを施すことができるという驚くべき結果に基づくものである。留意すべきは、GaAs層の成長を助けるには、かなり研磨した基板を必要とするので、GaAsベースのデバイスにはこの方法を適用できないという

点である。

【0016】次に、GaNベースのLED110の断面 図である図2を参照する。図1に示す構成要素と同じ機 能を果たす図2に示す構成要素には、同じ表示が施され ているので、これ以上の説明は行わない。粗面仕上げに よって、界面に当たる光を散乱させ、その結果、GaN /電極/空気、または、エポキシ界面の臨界角より小さ い角度で、光の一部が反射するようにする特徴118及 び119が形成される。上部表面の臨界角内に含まれる 円錐内に散乱する光は、111で示すように、上部表面 を通ってLEDから脱出する。浅い角度で散乱する光1 17は、GaN層の上部表面から反射されて、もう一度 基板表面に当たる。この光の一部は、112で示すよう に、LEDの上部表面からの脱出を可能にする角度で散 乱することになる。浅すぎる角度で散乱する光は、もう 一度上部表面で跳ね返り、該プロセスが繰り返される。 【0017】サファイア表面の散乱を生じる特徴は、陥 凹部119または突出部118であり、LEDによって 生じる光のGaNにおける波長より大きいか、あるい 20 は、ほぼその程度であることが望ましい。特徴が光の波 長よりあまりにも小さいと光は有効に散乱しない。特徴 がGaN層の厚さに対し相対的に大きくなると、粗面仕 上げによって、GaNの上部表面に欠陥を生じる可能性 がある。これらの制限内において、LED表面の特徴を 変更しなくても、粗面仕上げによって、光の結合効率が 大幅に向上する。

【0018】粗面仕上げは、いくつかあるうちの任意の 技法によって実施することが可能である。例えば、比較 的粗い研磨粗粒を用いて研磨することによって、機械的 に表面の粗面仕上げを施すことが可能である。例えば、 砥石車に付着させた金属パックにサファイア・ウェーハ を取り付けることが可能である。次に、ダイヤモンド研 磨粗粒を用いて、所望の粗さになるようにサファイアに 「かき傷」がつけられる。3~5ミクロンの範囲のダイ ヤモンド粗粒サイズで十分であることが分かっている。 【0019】留意すべきは、サファイア基板は、通常、 切削後、LED基板に利用する前に、かなりの程度まで 研磨されるという点である。従って、粗面仕上げは、従 来の基板製造プロセスにおける最終研磨プロセスを省略 することによって実施可能である。この場合、本発明に よって、実際に、基板の製造コストが低下し、同時に、 LEDの総合効率が改善される。

【0020】エッチングで、表面に粗面仕上を施して、サファイア表面の反射率を変更することも可能である。サファイア基板の粗面仕上げは、上部電極におけるp-n接合またはアイランドの妨げにならないので、LEDの上部表面のエッチングに関して上述のランダム・エッチング・プロセスは、上述の悪影響を生じることなく、サファイア基板に利用することが可能である。このエッチングは、フォトレジストを用いて、リソグラフィ技法

で開口部を形成し、さらに、フォトレジストをエッチン グ・マスクとして利用することによって実施可能であ る。エッチングは、イオン・エッチング、イオン・ミリ ング、または、H,PO,などのいくつかある従来方法か ら任意の方法を選んで実施することが可能である。

【0021】基板表面の粗面仕上げは、光が基板から出 射する幾何学的構造としても有効であることが分かって いる。こうした幾何学的構造において、上部電極は反射 材料から形成され、上部電極に当たった光が反射して基 板に戻される。

【0022】導波路を途絶させるための第2の方法で は、GaN層の上部表面を制御下で破壊することによっ て、活性領域に発生した光または基板界面から反射した 光の出射が可能な、さまざまなファセットが得られる。 上述の方法では、結果生じる破壊によって、光を発生す る活性層の領域が大幅に減少してはならない。従って、 破壊パターンによって、p-n接合の上部層、上部電極 **に「アイランド」が発生したり、あるいは、活性層接合** のかなりの部分が破壊されてはならない。

【0023】上部GaN層に破壊部分を設けるための方 20 法の1つは、バターン形成されたSiOぇ上に成長させ るGaNの特定の特性を利用して、GaN層の上部表面 の上に特徴を形成することである。これらの特徴は、L EDの上部表面に対して浅い角度で進行する光を上部表 面から出射させるか、少なくとも、導波路から散乱させ ることが可能な角度のファセットを備えている。次に、 組立プロセスのさまざまな段階におけるLED20の断 面図である図3~図6を参照する。図3を参照すると、 GaNのp-n接合層21が、上述のように基板23上 に堆積させられる。多数の孔を備えたSi○₁マスク2 2が、従来のリソグラフィ技法を用いて、GaN表面上 に堆積させられる。孔の幅は、図面に孔を描くことがで きるようにするため、隣接孔間のマスク幅に対して誇張 されている。図4を参照すると、次に、GaNがマスク 上にエピタキシャル成長させられる。GaNはSiO₂ 上において核生成しないので、GaN層が孔の上に達す るまで、GaNは孔内においてしか成長しない。この時 点において、GaNは、孔内の材料によって核生成され て、上方と側方の両方に成長する。マスクの上にGaN 層が延びる形状は、24で示すように角錐である。十分 な時間にわたって、GaNを成長させることが可能であ れば、24で示すように、各孔毎に角錐が形成されるこ とになる。その成長が、この時点より前に停止される と、角錐の先端が切り取られたようになる。角錐が所望 の高さに達すると、成長が終了させられ、従来のエッチ ング技法によって、SiOュのマスクが除去される。こ れによって、図5に示す表面を備えたLEDが残され る。最後に、図6に示すように、角錐の上に、透明な上 部電極26を堆積させることが可能である。

じ電力で動作する先行技術によるLEDの約2倍にな る。出力利得は、反射性上部電極を利用して、基板から 光を取り出すデバイスの場合、いっそう大きくなる。 【0025】角錐は、GaNの上部層と同じドーピング を施して成長させられるので、p-n接合の全領域で電 流を受け取ることになる。従って、上部表面のエッチン グに特徴的な効率の損失が、この方法で解消される。さ らに、角錐のファセットは、ランダム・エッチングに基 づくシステムに比べると、デバイスからの光をより多く 結合する。さらに、角錐によってp-n接合を杜絶させ ることはないので、この上部表面杜絶方法によって、発 光効率の損失を生じることはない。

【0026】導波路を途絶する第3の方法は、導波路内 に垂直光バイプを挿入することである。これらのバイブ 内に入射する光は、それが脱出する表面まで送られる。 さらに、光パイプに入射しない光の一部も、外側表面か **ら散乱するので、次にはデバイスから脱出できるように** 方向転換される。本発明の実施例の1つでは、GaN層 に垂直孔をエッチングし、GaNより屈折率の小さい材 料をこの孔に充填することによって、光パイプが形成さ れる。

【0027】次に、光パイプを利用して、結合効率を改 善するLED30の断面図である図7を参照する。上述 のように、基板33上にGaNのp-n接合層32が堆 積させられ、次に、層32上に上部電極34が堆積させ られる。次に、上部電極を貫通し、GaN層32に入り 込むように、孔パターン35のエッチングが施される。 この孔パターンのエッチングは、従来のリソグラフィ手 順を利用して実施される。孔の深さは、GaN層及びサ 30 ファイア基板33の上部表面によって形成される導波路 に捕捉される光を途中で捕らえるように選択される。留 意すべきは、これら2つの表面間における光の強度は、 該表面間のほぼ中ほどのポイントにおいて最大になると いう点である。本発明の望ましい実施例の場合、孔は、 導波路のこの部分において光を捕獲するため、少なくと もこの深さまで延びる。次に、GaNより屈折率の小さ い材料が、孔に充填される。本発明の望ましい実施例の 場合、Si〇ュが孔に充填される。最適な材料の屈折率 nは、下記によって表される:

 $n = \sqrt{(n_{GAN} n_a)}$

ここで、n。...はGaNの屈折率であり、n。は透明電極 に重なる媒体の屈折率である。この媒体は、通常、空気 またはエポキシである。しかし、本発明の教示を逸脱す ることなく、孔に他の材料または空気を充填した実施例 を実施することも可能である。上述の光パイプを利用し たLEDの光出力は、光バイプを利用しない同様のデバ イスよりも70~80%大きくなることが分かってい

【0028】留意すべきは、上述の光パイプがデバイス 【0024】こうして組立られたLEDの光出力は、同 50 内に延びる円筒形孔に制限されるわけではないという点 10

である。例えば、光パイプは、GaN層にエッチングされたトレンチとすることも可能である。さらに、光パイプの側部は、GaN層の表面に対して垂直である必要はない。

【0029】上記説明は、GaNをベースにしたLEDに焦点を合わせたものである。しかし、以上の説明から当該技術者には明らかなように、上述の導波路を途絶させる方法は、粗面仕上げが、p-nダイオードの成長の妨げにならなければ、他の材料から組立られるLEDにも適用可能である。

【0030】粗面仕上げ表面をもたらす第4の方法は、 低い温度またはV/IIIの比率が低い条件下において 成長させられるGaNは、自ずと粗表面になるという観 測結果に基づくものである。こうした条件の場合、Ga N層は、自然にファセットを生じ、表面に沿って六角形 のピットが形成される。この自然に形成されるファセッ トは、ビットのサイズが約0.1ミクロン以上の場合、 散乱表面として利用することが可能である。本発明のこ の実施例では、GaN層の最終部分の堆積中に、GaN の成長温度を低下させることによって、粗面仕上げの層 が得られる。1040°C未満の成長温度でピット形成 が促進されることが見られる。代替案として、層の成長 中にアンモニア対トリメチガリウムのモル流量比を10 000未満まで低下させることが可能である。この効果 は、当該技術者に既知のところであるため、本明細書で はこれ以上詳述しない。この効果の詳細は、Kapol nek外の論文Appl. Phys. Lett. 71[9] (September 1,1997)を参照されたい。

[0031]上述のように、光は、透明電極を利用することによって、上部表面を通して、または、基板を通して、LEDから取り出すことが可能である。上述の第4の実施例は、従来のプロセスに変更を加えて、上部GaN層を成長させる最終段階においてピット形成が生じる成長条件が得られるようにするだけで済むので、これらの代替案のうち後者にうまく適合する。その後、ピットの上に反射電極が堆積させられる。さらに、電極材料がピットを充填し、電極・GaN層界面に当たる光を散乱させる反射突出部が形成される。

【0032】上記説明では、GaNベースのLEDにつ 材料 いて言及してきたが、もちろん、GaNベースのLED 40 D。 には、Al, Ga, In, Nの形の化合物をベースにした 任意のLEDが含まれる(ここで、x+y+z=1)。 Pはり云うまでもなく、LEDのp形またはn形層にA はいまたはInが欠けている場合もあり得る。 (注

[0033] 当該技術者には、以上の説明及び添付の図面から、本発明に対するさまざまな修正が明らかになるであろう。従って、本発明は、付属の請求の範囲による制限しか受けないものとする。しかしながら、本発明の広範な実施の参考として下記のとおり本発明の実施態様を例示する。

【0034】(実施態様1)上部表面を備えた基板と、前記基板上に堆積した半導体材料の第1の層と、第1の層と共にp-nダイオードを形成する前記半導体材料の第2の層と、前記第1と第2の層の間にあって、前記第1と第2の層の両端間に電位が印加されると、光を発生する発光領域と、前記第2の層に堆積した導電層からなる第1の接点と、前記第1の層に電気的に接続された第2の接点が含まれており、前記基板の前記上部表面に、光を散乱または回折するための突出部及び/または陥凹部が含まれていることを特徴とする、LED。

【0035】(実施態様2)前記基板が透明であることと、前記第1の接点が光を反射して、前記基板に戻すことを特徴とする、実施態様1に記載のLED。

(実施態様3)前記基板がサファイアであることを特徴とする、実施態様1に記載のLED。

(実施態様4)前記半導体材料にGaNが含まれることを特徴とする、実施態様1に記載のLED。

【0036】(実施態様5)上部表面を備えた基板と、前記基板上に堆積した半導体材料の第1の層と、第1の層と共にp-nダイオードを形成する前記半導体材料の第2の層と、前記第1と第2の層の間にあって、前記第1と第2の層の両端間に電位が印加されると、光を発生する発光領域と、前記第2の層に堆積した導電層からなる第1の接点と、前記第1の層に電気的に接続された第2の接点が含まれており、前記発光領域に接触していない第2の層の表面に、前記発光領域によって発生した光の少なくとも一部が当たって、前記LEDから出射するように配置されたファセットを備える、突出部が含まれていることを特徴とする、LED。

(0037) (実施態様6)上部表面を備えた基板と、前記基板上に堆積した半導体材料の第1の層と、第1の層と共にp-nダイオードを形成する前記半導体材料の第2の層と、前記第1と第2の層の間にあって、前記第1と第2の層の両端間に電位が印加されると、光を発生する発光領域と、前記第2の層に堆積した導電層からなる第1の接点と、前記第1の層に電気的に接続された第2の接点と、前記発光領域に接触していない前記第2の層の表面から延びる、前記半導体材料より屈折率の低い材料が充填された複数のチャネルが含まれている、LE

【0038】(実施態様7)前記チャネルが前記第1の層に入り込んでいることを特徴とする、実施態様6に記載のLED。

(実施態様8)前記チャネルにSi〇,が充填されていることを特徴とする、実施態様6に記載のLED。

(実施態様9)前記チャネルにガスが充填されていることを特徴とする、実施態様6に記載のLED。

【0039】(実施態様10) LEDの組立方法であって、入射光を散乱させる突出部及び/または陥凹部を含む む粗面を備えた基板上において、前記突出部及び/また

は陥凹部を被うように、GaNを含む半導体材料の第1 の層をエピタキシャル成長させるステップと、前記第1 の層上に発光領域を成長させるステップと、前記発光層 上にGaNを含む半導体材料の第2の層をエピタキシャ ル成長させるステップが含まれており、前記発光領域に よって生じる光が、前記粗面によって散乱することを特 徴とする、方法。

【0040】(実施態様11)LEDの組立方法であっ て、基板上にGaNを含む半導体材料の第1の層をエピ タキシャル成長させるステップと、前記第1の層上に発 10 もう1つの実施例の断面図である。 光領域を成長させるステップと、前記発光領域上にGa Nを含む半導体材料の第2の層をエピタキシャル成長さ せるステップと、半導体材料の前記第2の層上に、Ga Nが核生成しない材料を含んでおり、前記第2の層まで 延びる複数の孔を備え、前記第2の層が前記孔を介して 露出することになる、マスクを堆積させるステップと、 前記孔を介して露出した前記第2の層の部分によって核 生成させることにより、前記マスキングを施された第2 の層上にGaN層をエピタキシャル成長させるステップ と、前記マスクを除去するステップが含まれている、方 20 法。

【0041】(実施態様12)前記マスクがSiO,を 含んでいることを特徴とする、実施態様11に記載の方

【0042】(実施態様13) LEDの組立方法であっ て、基板上にGaNを含む半導体材料の第1の層をエピ タキシャル成長させるステップと、前記第1の層上に発 光領域を成長させるステップと、前記発光領域上にGa Nを含む半導体材料の第2の層をエピタキシャル成長さ せるステップが含まれており、前記第2の層の一部が、 その表面と発光領域によって生じる光を散乱させるサイ ズのピットを含む前記第1の層が接触しない条件下にお いて、成長させられることを特徴とする、方法。

【0043】(実施態様14)前記条件に、1040・ C未満の成長温度が含まれることを特徴とする、実施態 様13に記載の方法。

(実施態様15) 前記条件に、10000未満のアンモ ニア対トリメチガリウムのモル流量比で、アンモニア及 びトリメチガリウムから前記第2の層をエピタキシャル 成長させることが含まれることを特徴とする、実施態様 40 13に記載の方法。

【図面の簡単な説明】

【図1】GaNベースのLEDの断面図である。

【図2】本発明の実施例の1つによるLEDの断面図で

【図3】GaNのp-n接合層が、基板上に堆積させら れ、多数の孔を備えたSiO、マスクが、GaN表面上 に堆積させられた組立プロセスの段階における本発明に よるLEDのもう1つの実施例の断面図である。

【図4】GaNがマスク上にエピタキシャル成長させら れた組立プロセスの段階における本発明によるLEDの

【図5】従来のエッチング技法によって、Si〇ュのマー スクが除去された表面を備えたLEDが残される組立プ ロセスの段階における本発明によるLEDのもう1つの 実施例の断面図である。

【図6】角錐の上に、透明な上部電極を堆積させ組立プ ロセスの段階における本発明によるLEDのもう1つの 実施例の断面図である。


【図7】「光パイプ」を利用して、結合効率を改善する 本発明によるLEDの断面図である。

【符号の説明】


- 10 LED
- 12 サファイア基板
- 第1の層 13
- 第2の層 14
- 透明電極 15
- 16 第2の電極
- 発光領域 18
- 20 LED
- 2 1 p - n 接合層
- Si〇₂マスク 22
- 23 基板
- 24 角錐
- 26 上部電極
- 32 GaN層
- 33 基板
- 上部電極 34
- 孔パターン 35
- 110 LED
- 1 1 7 光
- 118 突出部
- 119 陥凹部

10 15 16 13 18 17 12







[図5]




【図7】




[図2]



【図4】



[図6]



THIS PAGE BLANK (USPTO)